続 エッジトリガの詳細が分からない
エッジトリガの詳細が分からないの続き。
いろいろな方からアドバイスを頂きました。ありがとうございます。
クロックサイクルと値の変化に関して、動機付けにおける原因と結果を取り違えていたのではないかと思い始めました。
以下で理解は正しいでしょうか。
まずハードウェアをつないだものとして
状態論理要素1 => 組み合わせ論理回路 => 状態論理要素2
があります。この時点でクロックサイクルは考えません。
状態論理要素は値を入力してから読み出し可能になるまでに有限の時間がかかります(安定になるまでの時間)。状態論理要素1、2 に対してどちらも t の時間がかかるとします。
組み合わせ論理回路は入力してから出力されるまでに無視できる程短い時間しかかかりません。
これを前提として状態論理要素1 から 状態論理要素2 に値が書き込まれて読み出し可能になるまでの時間を考えます。
すると結局 2t だけの時間がかかります。
ここで t 毎に assert する制御信号を状態論理要素1, 2 に入力してあげると、読み出し可能になるタイミングを知らせる事が出来るようになります。「今だ!書き込め」と。
この t をクロックサイクルと考えれば良い。つまりハードウェアとか回路の特性でクロックサイクルを決めると。